Universidad Nacional de Tucumán

Facultad de Ciencias Exactas y Tecnología

Contadores



Actividad N°5

Año: 2026

Alumno: Massey, Luciano

Índice

Índice.....**1**
Resumen.....**2**
Introducción.....**2**
Cerrojo D.....2
Flip-flop D.....3
Flip-flop D maestro-esclavo.....5
Registro.....6
Circuito secuencial.....8
Circuito secuencial asincrónico.....9
Circuito secuencial sincronico.....9
Máquinas de estado finito.....10
Tipos de máquinas de estado finito.....10
Asignación de Estados.....11
Metodos.....**12**
Resultados.....**19**
Conclusion.....**20**
Referencias.....**21**

Resumen

En este informe se explicará el funcionamiento de una máquina de estado finito de manera teórica, para posteriormente diseñar dos contadores binarios. El primer contador será de 3 bit, se realizará teniendo en cuenta el método de la máquina de Moore. El segundo será de 4 bit y se realizará teniendo en cuenta el método de datapath.


Finalmente se expondrán las respectivas tablas, esquemáticos y diagramas de tiempo para poder concluir sobre cuál es el método más eficiente de diseño

Introducción

A continuación se dará una introducción teórica de los conceptos necesarios para el armado de los contadores binarios.

Cerrojo D

El cerrojo D se diferencia del S-R en que solo tiene una entrada, además de la habilitación EN. Esta entrada recibe el nombre de entrada de datos D. La figura 1.1 muestra el diagrama y el símbolo lógico de este tipo de cerrojo, Cuando la entrada D esta a nivel ALTO y la entrada EN también, el cerrojo se pone en estado SET. Cuando la entrada D está en nivel BAJO y la entrada EN está en ALTO, el cerrojo se pone en estado RESET. Dicho de otra manera, la salida Q es igual a la entrada D cuando la entrada de habilitación EN está en nivel ALTO.



(a) Diagrama lógico (b) Símbolo lógico

Figura 1.1 Cerrojo D

Entradas		Salidas		Observaciones
D	*EN*	*Q*	$\overline{Q}$	
0	1	0	1	RESET
1	1	1	0	SET
X	0	Q_0	$\overline{Q}_0$	No cambio

Figura 1.2 Tabla de verdad del cerrojo D

Flip-flop D

El flip-flop D resulta muy útil cuando se necesita almacenar un único bit de datos. Si se añade un inversor a un flip-flop S-R obtenemos un flip-flop D básico, como se muestra en la figura 1.3, en la que se muestra uno disparado por flanco positivo.

Obsérvese que el flip-flop de la figura 1.3 tiene únicamente una entrada, la entrada D, además del reloj. Si cuando se aplica un impulso de reloj a la entrada D está a nivel ALTO, el flip-flop se activa (SET) y almacena el nivel ALTO de la entrada D durante el flanco positivo del impulso del reloj. Si existe un nivel BAJO en la entrada D cuando se aplica el impulso del reloj, el flip-flop se pone a cero (RESET) y almacena el nivel BAJO de la entrada D durante el flanco de bajada del flanco del impulso del reloj. En el estado SET, el flip-flop almacena un 1, mientras que en el estado RESET almacena un 0.




Figura 1.3 Flip-flop D disparado por flanco positivo

El funcionamiento de un flip-flop D disparado por flanco positivo se resume en la figura 1.4. El funcionamiento de un dispositivo activado por flanco negativo es, por supuesto, idéntico excepto que el disparo tiene lugar en el flanco de bajada del impulso del reloj.

Entradas		Salidas		Observaciones
D	CLK	*Q*	$\overline{Q}$	
1	↑	1	0	SET (almacena un 1)
0	↑	0	1	RESET (almacena un 0)

Figura 1.4 Tabla de verdad de un flip-flop D

Flip-flop D maestro-esclavo

Este tipo de flip-flop se compone de dos secciones: el maestro y el esclavo. El maestro es básicamente un cerrojo con entrada de habilitación y el esclavo es lo mismo, excepto en que está sincronizado con el impulso invertido del reloj y se controla mediante las salidas del maestro en lugar de por las entradas externas j-k.

El maestro va a asumir el estado determinado por las entradas J y K durante el flanco anterior (positivo) del impulso de reloj. El estado del maestro se transfiere entonces al esclavo durante el flanco posterior (negativo) del impulso de reloj, ya que las salidas del maestro se aplican a las entradas del esclavo y se invierte el impulso de reloj en el esclavo. En el flanco de bajada del impulso de reloj, el estado del esclavo aparece en las salidas Q y $\overline{Q}$. La salida Q se realimenta a la entrada de la compuerta G2 y la salida $\overline{Q}$ se realimenta a la entrada de la compuerta G1 para producir el modo de basculación característico cuando J=1 y K=1. El funcionamiento maestro-esclavo es que las entradas J y K no pueden cambiar mientras el impulso de reloj está activo, porque el estado del cerrojo puede cambiar durante dicho intervalo de tiempo.




Figura 1.5 flip-flop maestro-esclavo

Entradas			Salidas		
J	K	CLK	Q	$\overline{Q}$	Observaciones
0	0	⊓	Q_0	$\overline{Q}_0$	No cambio
0	1	⊓	0	1	RESET
1	0	⊓	1	0	SET
1	1	⊓	$\overline{Q}_0$	Q_0	Basculación

Figura 1.6 tabla de verdad de un flip-flop maestro-esclavo

Registro

Un registro de N bits es un banco de N flip-flops que comparten una entrada de reloj común entonces todos los bits del registro se actualizan al mismo tiempo. Los regustos son los bloques clave de la mayoría de los circuitos secuenciales.




Figura 1.7 (a) esquemático de un registro de 4 bits; (b) símbolo de un registro de 4 bits

Circuito secuencial

Un circuito secuencial está formado por una etapa de lógica combinacional y una etapa de memoria (flip-flops), como se muestra en la figura 1.8.




Figura 1.8 Circuito secuencial genera sincronizado

Para el correcto funcionamiento del circuito se requiere la información almacenada en la etapa de memoria, así como las entradas de la lógica combinacional (I0, I1,..., Im). En cualquier instante de tiempo, la memoria se encuentra en un estado denominado estado actual y avanza al estado siguiente con un impulso de reloj determinado por las condiciones de las líneas de excitación (Y0, Y1, …, Yp).El estado actual de la memoria se representa por las variables de estado (Q0, Q1, …, Qx). Estas variables de estado, junto con las entradas, determinan las salidas del sistema (O0, O1. …, On).

No todos los circuitos secuenciales tienen variables de entrada y salida como el modelo general. Sin embargo, todos tienen variables de excitación y variables de estado. Los contadores son un caso particular de los circuitos secuenciales sincronizados.

Circuito secuencial asincrónico

El término asincrónico se refiere a los sucesos que no poseen una relación temporal fija entre ellos y que, generalmente, no ocurren al mismo tiempo. Un circuito secuencial asincrónico es aquel sistema digital con memoria donde las transiciones de estado no están gobernadas simultáneamente por un reloj central común a todos sus elementos de almacenamiento. Un ejemplo representativo es el contador asíncrono (o por propagación), en el cual los flip-flops no cambian de estado exactamente al mismo tiempo debido a que la señal de reloj no se aplica a todos en paralelo, sino que la salida de una etapa dispara la entrada de reloj de la siguiente

Circuito secuencial sincronico

El término síncrono se refiere a eventos que poseen una relación temporal fija entre sí. Un circuito secuencial sincrónico es aquel sistema digital con memoria en el cual todos los elementos de almacenamiento (flip-flops o registros) reciben simultáneamente la misma señal de reloj central (CLK). Gracias a esta conexión en paralelo de la línea de reloj, la conmutación de estado ocurre al mismo tiempo en todas las etapas durante el flanco de disparo, eliminando los retardos de propagación acumulativos en cadena característicos de los circuitos asíncrono. Un ejemplo representativo es el contador síncrono , donde la lógica combinacional de entrada determina la excitación de cada flip-flop mientras que el reloj conmuta todo el sistema en un único instante predecible.

Máquinas de estado finito

Una máquina de estados finitos (Finite State Machine o FSM) es un modelo de circuito secuencial síncrono que posee un número determinado y finito de estados. En cualquier instante de tiempo (determinado por el pulso de reloj en sistemas síncronos), el circuito se encuentra en un estado actual que sintetiza e integra la información del historial pasado de entradas. Ante un flanco activo de la señal de reloj, el sistema avanza a un estado siguiente en función de su estado presente y de las variables de entrada aplicadas

Físicamente, una FSM está constituida por tres bloques funcionales principales:

1. Lógica combinacional del estado siguiente (excitación): Calcula los valores futuros que tomarán las celdas de memoria a partir de las entradas externas y de las variables de estado actual.
2. Memoria de estado: Registro o conjunto de flip-flops comandados por una señal de reloj común (clk) que almacena la combinación binaria del estado actual.
3. Lógica combinacional de salida: Circuito encargado de generar las respuestas o salidas del sistema.

Tipos de máquinas de estado finito

- Máquina de Moore: Las salidas del sistema dependen únicamente del estado actual almacenado en la memoria. Dado que la salida proviene directamente de los registros de estado, sus transiciones son estrictamente síncronas con el reloj.
- Máquina de Mealy: Las salidas dependen tanto del estado actual como de las entradas externas actuales. Esto permite que la salida reaccione de forma inmediata ante una variación de las entradas sin esperar al siguiente flanco de disparo

El comportamiento de una FSM se documenta y analiza formalmente mediante cuatro métodos estándar:

1. Diagrama de estados (o de transiciones): Grafo dirigido donde los nodos representan los estados del sistema y las flechas indican las transiciones impulsadas por la entrada.
2. Tabla de estados y salidas (Tabla de transiciones): Matriz ordenada que enumera para cada combinación de estado actual y entradas el estado siguiente y la salida producida.
3. Ecuaciones booleanas de excitación y salida: Expresiones algebraicas simplificadas que determinan las líneas de entrada a los flip-flops (por ejemplo, entradas D o J, K) y las salidas físicas.
4. Descripciones en Lenguajes de Hardware (HDL / ABEL): Definición textual basada en diagramas de estado o tablas de verdad para la síntesis en dispositivos lógicos programables

Asignación de Estados

La asignación de estados (state assignment) consiste en reemplazar los nombres simbólicos o abstractos de los estados por códigos binarios concretos representados en las variables de memoria de los flip-flops:

- Codificación binaria o Gray: Utiliza una secuencia binaria consecutiva o código Gray requiriendo la menor cantidad posible de flip-flops.
- Codificación One-Hot: Asigna un flip-flop dedicado a cada estado del sistema, donde solo un bit se encuentra activo (nivel alto) a la vez.

- Minimización de estados: Procedimiento formal para identificar estados equivalentes (aquellos que generan las mismas salidas y transiciones a estados futuros equivalentes) y unificarlos con el fin de simplificar el circuito combinacional

Metodos


Para diseñar el contador de 3 bits, se utilizará el método de la máquina de estado finito de Moore. Asignándole a cada bit un nombre y se realizará el diagrama de estados.Luego se realizará una tabla de estado y una tabla de transiciones para posteriormente, mediante un mapa de Karnaugh, realizar el esquemático del circuito y su respectivo diagrama de tiempo.

Para el contador de 4 bits se utilizara el método de datapath. Se definirán las variables controladoras del datapath y se definirán las salidas. Se determinará la función de estado siguiente en función del estado actual y de las entradas. Finalmente se realizará el diagrama esquemático de la máquina de Moore.

En el caso del contador de 3 bits, se asignan los siguientes estados para cada número binario

Numero	000	001	010	011	100	101	110	111
Estado	S0	S1	S2	S3	S4	S5	S6	S7

Luego se realizó el siguiente diagrama de estados:



Posteriormente Se completó las tablas de estados y de transición

Estado actual	Reset		Salida
	0	1	
S0	S1	S0	000
S1	S2	S0	001
S2	S3	S0	010
S3	S4	S0	011
S4	S5	S0	100
S5	S6	S0	101
S6	S7	S0	110
S7	S0	S0	111

Estado actual			Reset						Salida		
Q2	Q1	Q0	0			1			cn1	cn2	cn3
0	0	0	0	0	1	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0	1
0	1	0	0	1	1	0	0	0	0	1	0
0	1	1	1	0	0	0	0	0	0	1	1
1	0	0	1	0	1	0	0	0	1	0	0
1	0	1	1	1	0	0	0	0	1	0	1
1	1	0	1	1	1	0	0	0	1	1	0
1	1	1	0	0	0	0	0	0	1	1	1
			D2	D1	D0	D2	D1	D0			

Luego, se realizó la sintetización mediante mapas de Karnaugh para cada entrada

D2		Q0 Rst			
		00	01	11	10
Q2 Q1	00	0	0	0	0
	01	0	0	0	1
	11	1	0	0	0
	10	1	0	0	1

$$D2 = Q2.\overline{Q0}.\overline{Rst} + \overline{Q1}.Q2.Q0.\overline{Rst}$$

D1		Q0 Rst			
		00	01	11	10
Q2 Q1	00	0	0	0	1
	01	1	0	0	0
	11	1	0	0	0
	10	0	0	0	1

$$D1 = Q1.\overline{Q0}.\overline{Rst} + \overline{Q1}.Q0.\overline{Rst}$$

D0		Q0 Rst			
		00	01	11	10
Q2 Q1	00	1	0	0	0
	01	1	0	0	0
	11	1	0	0	0
	10	1	0	0	0

$$D0 = \overline{Q0}.\overline{Rst}$$

En el caso del contador de 4 bits se identificaron las variables de entrada y salida

- Clk
- Reset
- Load
- Enable
- Val_carga

Se trabajó con los siguientes modos

- Reiniciar
- Cargar
- Contar
- Parar

Luego se realizó la tabla de estados:

Reset	Load	Enable	Modo	Valor
1	-	-	Reiniciar	0000
0	1	-	Cargar	Val_carga
0	0	1	Contar	EA+1
0	0	0	Parar	EA

Para realizar el diagrama circuital se utilizó un multiplexor de cuatro entradas de 4 bits con un selector de una entrada de dos bits. A la entrada del selector se añadirá un bloque de prioridad cuyo funcionamiento se determinó mediante la siguiente tabla:

Reset	Load	Enable	I1	I2
1	-	-	0	0
0	1	-	0	1
0	0	1	1	0
0	0	0	1	1

Donde I1 e I2 son las salidas del bloque

Mediante un mapa de Karnaugh se sintetizaron las expresiones anteriores

I1		Reset Load			
		00	01	11	10
Enable	0	1	0	0	0
	1	1	0	0	0

$$I1 = \overline{Reset}.\overline{Load} = \overline{Reset + Load}$$

I2		Reset Load			
		00	01	11	10
Enable	0	1	1	0	0
	1	0	1	0	0

$$I2 = \overline{Reset}.\overline{Enable} + \overline{Reset}.Load = \overline{Reset + Enable} + \overline{Reset}.Load$$

Resultados

A partir de lo explicado anteriormente, se expondrán a continuación los respectivos diagramas circuitales y de tiempo




Figura 1 Esquematico contador 3 bits




Figura 2 Diagrama de tiempo contador 3 bits




Figura 3 Esquematico contador 4 bits

Conclusion

Concluido el diseño de los contadores, se realizará a continuación una comparación entre el diseño mediante el método de la máquina de estado finito y el método de datapath.

- **Maquina de estado finito:**
    - **Ventajas:** Control total sobre cada estado y transición individual. Es ideal para secuencias no aritméticas o irregulares.
    - **Desventajas:** Poca escalabilidad; el espacio de estados crece exponencialmente (2^k), volviendo inmanejables los mapas de Karnaugh para más de 3 o 4 bits.

- **Técnica de Datapath:**
    - **Ventajas:** Alta modularidad y escalabilidad. Separa la memoria (registro), la aritmética (sumador RCA) y la selección de rutas (lógica de prioridad/MUX), permitiendo escalar fácilmente a 4, 8 o 32 bits.
    - **Desventajas:** Ligero sobrecosto de lógica combinacional si se aplica a secuencias arbitrarias no aritméticas.

Referencias

Sarah L. Harris y David Harris. (2019). Digital Design and Computer Architecture, RISC-V Edition. Morgan Kaufmann.

John F. Wakerly. (2005). Digital Design: Principles and Practices. Prentice Hall.